- MSP430_LPM_example Low Power interrupt example for MSP430FG4618.
- acmcomponents16 audio compression components
- Advanced-Digital-Design-with-the-Verilog-HDL-CODE. 《Verilog HDL高级数字系统设计》（Michael D. Ciletti著） Verilog HDL源代码
- wl UBI wear
- ADXL345 加速度计的数据读取和角度解算工程
- 27079-1019701-gestion-emprunts-en-bibliotheque
文件名称:6_VHDL-application-design
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：300.94kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
VDHL应用实例，包括组合逻辑电路设计，时序逻辑电路设计，存储器设计，状态机设计 -VDHL application design samples, including combined logic design, timing logic design, memory design, and status machine design
(系统自动生成,下载前可以参看下载内容)
下载文件列表
6_VHDL application design.ppt
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.