- abc C编的词法分析器
- sound .js 大家可以看看学习学习
- 1D 一维对流扩散方程
- A-Introduction-to-Embeded-System 嵌入式系统 课件 第一课 嵌入式系统概述 第二课 嵌入式系统基本概念 第三课 嵌入式微处理器 第四课 嵌入式系统硬件设计 第五课 嵌入式IA架构 第六课 嵌入式系统硬件设计 第七课 嵌入式SOC设计 第九课 嵌入式实时操作系统 第十课 VxWorks 第十一课 嵌入式实时操作系统μC/OS分析 第十二课 嵌入式系统启动 第十三课 嵌入式GUI与文件系统 第十六课 嵌入式开发调试
- huffman decoder test bench with some file as input
- DFS_console busqueda para IA DFS
文件名称:BIOS-Rootkit-
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:1.69mb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
Intel从386开始,在调试方面引入了调试寄存器和硬件断点的概念。
IA-32处理器定义了8个调试寄存器,分别为DR0~DR7。在32位模式下,它们都是32位的;在64位模式下,都是64位。
DR4和DR5是保留的。其他6个寄存器为:4个32位的调试地址寄存器(DR0~DR3);1个32位的调试控制寄存器(DR7)和1个32位的调试状态寄存器(DR6)。通过以上寄存器可以最多设置4个断点,DR0~DR3用来指定断点的内存(线性地址)或I/O地址。DR7用来进一步定义断点的中断条件。DR6的作用是当调试事件发生时,向调试器(debugger)报告事件的详细信息,以供调试器判断发生的是何种事件。-Intel started from 386, introduced in debugging hardware debug breakpoint registers and the concept.
IA-32 processor defines eight debug registers, respectively, DR0 ~ DR7. In 32-bit mode, they are 32 in 64-bit mode, all 64-bit.
DR4 and DR5 are reserved. The other six registers are: four 32-bit debug address register (DR0 ~ DR3) 1 32-bit debug control register (DR7) and a 32-bit debug status register (DR6). Through the above register can set up to four breakpoints, DR0 ~ DR3 is used to specify the memory breakpoint (linear address) or I/O address. DR7 is used to further define the breakpoint interrupt condition. The role of DR6 when debugging event occurs, the debugger (debugger) reported details of the event for the debugger to determine what kind of events took place.
IA-32处理器定义了8个调试寄存器,分别为DR0~DR7。在32位模式下,它们都是32位的;在64位模式下,都是64位。
DR4和DR5是保留的。其他6个寄存器为:4个32位的调试地址寄存器(DR0~DR3);1个32位的调试控制寄存器(DR7)和1个32位的调试状态寄存器(DR6)。通过以上寄存器可以最多设置4个断点,DR0~DR3用来指定断点的内存(线性地址)或I/O地址。DR7用来进一步定义断点的中断条件。DR6的作用是当调试事件发生时,向调试器(debugger)报告事件的详细信息,以供调试器判断发生的是何种事件。-Intel started from 386, introduced in debugging hardware debug breakpoint registers and the concept.
IA-32 processor defines eight debug registers, respectively, DR0 ~ DR7. In 32-bit mode, they are 32 in 64-bit mode, all 64-bit.
DR4 and DR5 are reserved. The other six registers are: four 32-bit debug address register (DR0 ~ DR3) 1 32-bit debug control register (DR7) and a 32-bit debug status register (DR6). Through the above register can set up to four breakpoints, DR0 ~ DR3 is used to specify the memory breakpoint (linear address) or I/O address. DR7 is used to further define the breakpoint interrupt condition. The role of DR6 when debugging event occurs, the debugger (debugger) reported details of the event for the debugger to determine what kind of events took place.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
BIOS Rootkit 及其检测技术的研究--技术完整版.doc
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.