- electric_clock 基于stc89c52实现具有校时模式
- t2 一个usb 智能卡的例子
- getfirstletter 取汉字首字母的函数
- ADPLL This paper presents the design using Verilog and its implementation on FPGA. is designed using Verilog HDL. Xilinx ISE 12.1 Simulator is used for simulating Verilog Code. This paper gives details of the basic blocks of an . In this paper
- daima 国内很难下到的
- ga 在求解装备的资源约束型装配线一类平衡问题时
文件名称:Koch
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：122.74kb
-
已下载：1次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
koch雪花，一个关于雪花变换的程序，大学时候的-koch snowflake
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Koch雪花/100604 Koch雪花.dsp
Koch雪花/100604 Koch雪花.dsw
Koch雪花/100604 Koch雪花.ncb
Koch雪花/100604 Koch雪花.opt
Koch雪花/100604 Koch雪花.plg
Koch雪花/Debug/100604 Koch雪花.exe
Koch雪花/Debug/100604 Koch雪花.pdb
Koch雪花/Debug/Koch.obj
Koch雪花/Debug/vc60.pdb
Koch雪花/Koch.cpp
Koch雪花/Debug
Koch雪花
Koch雪花/100604 Koch雪花.dsw
Koch雪花/100604 Koch雪花.ncb
Koch雪花/100604 Koch雪花.opt
Koch雪花/100604 Koch雪花.plg
Koch雪花/Debug/100604 Koch雪花.exe
Koch雪花/Debug/100604 Koch雪花.pdb
Koch雪花/Debug/Koch.obj
Koch雪花/Debug/vc60.pdb
Koch雪花/Koch.cpp
Koch雪花/Debug
Koch雪花
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.