CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:design_5

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    54.85kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。

介绍说明--下载内容来自于网络,使用问题请自行百度

将48M时钟信号分频为1Khz信号,并由dig(2:0)输出。因为实验板的七段译码显示器均公用同一数据线,所以必须提供一个较快的扫描信号(由于人的视觉停留,这个扫描信号必须要大于20hz,系统设计中用的是1Khz)通过扫描将选手号和抢答倒计时和答题倒计时显示分时显示在不同的七段译码显示器上,此系统中用dig(2:0)三位通过3_8译码器分时选3个七段译码显示器。-48M clock signal divider 1Khz signal by the output of the dig (2:0). Because the test board seven segment decoder monitors are common the same data line, must be provided to a fast scan signal (due to the stay of the human visual scanning signal must be greater than 20Hz, the system design is used 1Khz) by scanning player number and answer in the countdown and answer countdown display timeshare displayed on the seven-segment decoder displays with this system dig (2:0) three by 3_8 decoder timeshare elect three seven segment decoder monitor.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

5基于FPGA的扫描器设计和仿真.docx

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com

浏览历史记录

关闭