- AltaEthernetUpdate-FW33 for usb blaster programmer fpga
- clock 用qt写的小时钟程序
- java_UDPSocket_codes java 多线程UDP通信资料与代码: 1
- creating-home-test-lab_2586.pdf Anyone who works in the field of network security should have a small
- Chat-Socket-Demo 一个android端与Java后台通过socket进行传输的代码
- Solder_Frame_Rigged_OBJ Special example of how to make a chair
文件名称:verilog-example
-
所属分类:
- 标签属性:
- 上传时间:2013-03-16
-
文件大小:3.99kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
verilog基础实验,包括篮球计数器,序列检测计等-verilog based experiments, including basketball counter sequence detector
(系统自动生成,下载前可以参看下载内容)
下载文件列表
4位加减法源程序.txt
两个三位数相乘.txt
两个三位数相乘管脚分配.txt
两个四位加减法管脚.txt
序列检测及.txt
序列检测计管脚.txt
按键扫描显示.txt
点阵显示.txt
点阵显示管脚分配.txt
篮球30秒计数器.txt
两个三位数相乘.txt
两个三位数相乘管脚分配.txt
两个四位加减法管脚.txt
序列检测及.txt
序列检测计管脚.txt
按键扫描显示.txt
点阵显示.txt
点阵显示管脚分配.txt
篮球30秒计数器.txt
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.