首先设计了 2.4GHz 数字基带系统的架构，该架构包括模拟前端、数字
基带、寄存器、协议处理和 I/O 等模块，其中，数字基带模块由发送子系统和接收
子系统构成。基于该架构，使用 Verilog HDL （hardware descr iption language，硬件
描述语言）设计了数字基带发送子系统，该发送子系统由 PPDU、symbol-to-chip、
chip-to-precode、 CRC 和白化五个模块组成，采用 symbol-to-chip 和 chip-to-precode
技术完成码元的变化和频率调制，实现了 ZigBee 协议与蓝牙协议的兼容，仿真结
果表明发送模块采用 16MHz 的时钟频率时，每秒发送 2M 比特的数据； 使用 Verilog
HDL 硬件描述语言设计了数字基带接收子系统，该接收子系统包含下变频、低通
滤波、微分解调、包检测、帧同步和帧解析六个模块。