- erp228 关于成立ERP项目组的意见
- 网上相册图片查看代码 图片查看代码（andrew berg flash photo browser） 类似于相册 用JavaScript和flash实现
- LibrarySystem open ended project to develop an object oriented library system
- design_mode 设计模式精解（GoF 23种设计解析附C++实现源码）(Build 0510).pdf
- FTP 此为Linux下SOCKET编程的代码
- v_f_control_system 基于恒压频比的感应电机变频调速系统matlab仿真
文件名称:16weijiafaqi
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：660byte
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.-This procedure is a full-adder based on the design of a 16-bit adder, using Verilog HDL language to describe.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
adder16.v
myadder.v
myadder.v
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.