CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - pseudo code

搜索资源列表

  1. serial_produce

    0下载:
  2. 设计一个能够自启动的24-1的伪随机码(111101011001000)发生器。 设计一个序列信号发生器,产生一个011100110011序列码。 实现序列1110100。测试序列码波形 个人比较欣赏第二种方法 -to design an 24-1 since the start of the pseudo-random number (111101011001000) generator. Design of a signal sequence generator to pro
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:52.33kb
    • 提供者:那锋
  1. cesffffsfesfesf

    0下载:
  2. 产生级数为4的M序列,P1输入4个初值,在数码管上显示出来,单片机模拟产生伪序列码-produce series for the M-4 sequence, P1 four initial input, the digital control on the show. SCM simulation of pseudo-sequence code
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.65kb
    • 提供者:秦光
  1. pic-program-in-chinese.rar

    0下载:
  2. Pic单片机编程的汇编语言设计初级教程,包括伪代码介绍与程序结构设计,Pic Microcontroller Programmer primary design of the assembly language tutorials, including pseudo-code to introduce the structural design and procedures
  3. 所属分类:SCM

    • 发布日期:2017-03-26
    • 文件大小:30.41kb
    • 提供者:胡晓冬
  1. FPGA

    1下载:
  2. 此课件是基于FPGA的加密芯片设计实例,DES的FPGA实现,包括DES加密算法简述,DES的伪代码描述,设计流程,运算电路模型设计,算法程序设计 -The courseware is based on the FPGA chip design example of encryption, DES for FPGA implementation, including the DES encryption algorithm briefly, DES pseudo-code descr ipt
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2016-06-22
    • 文件大小:3.67mb
    • 提供者:betty
  1. fcsr

    0下载:
  2. 伪随机序列产生器-代进位反馈移位寄存器,verilog hdl 原代码。-Pseudo-random sequence generator- on behalf of binary feedback shift register, verilog hdl original code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.37kb
    • 提供者:李辛
  1. ffcsr

    0下载:
  2. 伪随机序列产生器-filtered 代进位反馈移位寄存器,verilog hdl 原代码。-Pseudo-random sequence generator-filtered on behalf of binary feedback shift register, verilog hdl original code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.01kb
    • 提供者:李辛
  1. i2cExample

    0下载:
  2. I2C Example: Pseudo-code Master and Slave for PIC Microcontrolers (receives & transmits data).-I2C Example: Pseudo-code Master and Slave for PIC Microcontrolers (receives & transmits data).
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:3.71kb
    • 提供者:silvi
  1. dmfilter

    0下载:
  2. gps接收机伪码捕获时采用的匹配滤波器,能完成接收码的捕获。-gps receiver pseudo-code used to capture the matched filter, receiving yards to complete the capture.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.11kb
    • 提供者:易凯
  1. question2

    0下载:
  2. Q1 Create a program that will initialise Port2 bits 0 - 7 to outputs. Then in an endless loop perform the sequence of bit manipulations shown below. Your program should use bit masking operations. Here is an outline of the program in pseudo-code and
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:769byte
    • 提供者:Darren
  1. Pseudo_Random_Num_Generator

    0下载:
  2. The file included is the source code for Pseudo Random Generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:407.5kb
    • 提供者:Syed Shafi
  1. PSUDONEW

    0下载:
  2. This the program for 8051 pseudo code generation.-This is the program for 8051 pseudo code generation.
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:17.15kb
    • 提供者:paul joy
  1. PN4

    0下载:
  2. 语言:VHDL 功能:该PN4序列的特点为将一个4位序列的前两位取异或,再让序列左移一位,用异或的结果作为序列的最后一位。序列周期是15,即15位伪随机序列。其中包括序列的产生模块和检测模块。对于误码检测,首先捕获相位。然后,规定测试的码的总个数,统计这些码中有多少个不能满足PN序列特点的,用计数器统计个数。如果发现误码过多,可能是相位失调,重新捕获相位,再进行误码检测。 仿真工具:modelsim 综合工具:quartus -Language: VHDL function:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.33kb
    • 提供者:huangjiaju
  1. pseudo-randomcodegenerator

    0下载:
  2. VERILOG语言编写的伪随机码产生器,可以ISE中编绎调试-VERILOG language of pseudo-random code generator, you can unravel ISE in debugging code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:848.29kb
    • 提供者:xiangxj
  1. VHDL-source-code

    1下载:
  2. 一些有用的VHDL代码 包括伪随机序列发生器等-VHDL code, including some useful pseudo-random sequence generator, etc.
  3. 所属分类:VHDL编程

    • 发布日期:2013-03-29
    • 文件大小:43.79kb
    • 提供者:yfgf
  1. QPSK_fpga

    1下载:
  2. QPSK调制和解调的FPGA实现,包括伪码生成等模块-QPSK modulation and demodulation of the FPGA, including the pseudo-code generation modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-02
    • 文件大小:1.84mb
    • 提供者:vincentspace
  1. temp

    0下载:
  2. it contains temperature sensor,pseudo code genarator,serial communication.
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:215.89kb
    • 提供者:paul
  1. jiaozhi

    0下载:
  2. 搜寻最短延时的交织m序列伪码,可选择m序列的长度,自动产生生成多项式-Search shortest delay interleaved pseudo-code of the m-sequence, to select the length of the m-sequences generated automatically generating polynomial
  3. 所属分类:DSP program

    • 发布日期:2017-11-18
    • 文件大小:1.83kb
    • 提供者:李森
  1. Pseudo-Random

    0下载:
  2. Pseudo Random Sequence Generator Code and Tutor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:14.94kb
    • 提供者:NGGanesh
  1. CAMA

    0下载:
  2. 基于Verilog语言的GPS卫星PRN1的导航伪码的产生,简单易懂,代码简单。-Generates Verilog language PRN1 GPS satellite navigation based on pseudo-code, easy to understand, simple code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:7.88mb
    • 提供者:王超
  1. weimafashengqi-achieved-by-verilog

    0下载:
  2. 该代码用Verilog语言实现了M序列的伪码产生,伪码特征方程为X13 +X7+X5+1,已通过仿真验证。-The code in Verilog realize the M-sequence pseudo-code generation, pseudo-code characteristic equation for the X13+ X7+ X5+ 1, it has been verified by simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3kb
    • 提供者:daruili
« 12 3 »
搜珍网 www.dssz.com