CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - .cu

搜索资源列表

  1. CU.v

    0下载:
  2. 用vlog语言编写的cpu控制器源代码,用于fpga的硬件编程实验-vlog language used in the preparation of cpu controller source code for programming fpga hardware experiments
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.08kb
    • 提供者:ansiwei
  1. cu

    0下载:
  2. 用VHDL硬件描述语言编写数码管译码显示-Using VHDL hardware descr iption language decoding digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:812byte
    • 提供者:万俟斌
  1. CU

    0下载:
  2. mips指令控制器。fpga上板验证实现。为cpu课设重要模块-mips instruction controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5.65kb
    • 提供者:dukenunee
  1. CU

    0下载:
  2. Unit Control with 8 bits at vhdl verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.31kb
    • 提供者:guilherme
  1. CU

    0下载:
  2. This a example for Control unit-This is a example for Control unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:797byte
    • 提供者:Mika
  1. cu

    0下载:
  2. 基于quartus的CPU设计中核心部件,控制存储器的架构-Quartus CPU design based on the core components, control memory architecture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:433.86kb
    • 提供者:liu
  1. fsm

    0下载:
  2. truong trinh mau cho viet fsm cu vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:698byte
    • 提供者:hung
  1. CU-RAM-CODES

    0下载:
  2. CU RAM VHDL codes for spartan 3E board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:4.25kb
    • 提供者:foechuckled
  1. CPU-with-VHDL-16-32

    0下载:
  2. 在quartus中运行的32位指令集的16位CPU程序,模块化设计,包括MBR, BR, MR, ACC, MAR, PC, IR, CU, ROM, RAM, ALU等模块-In the the quartus run 32 16-bit CPU instruction set procedures, modular design, including the MBR, BR, MR, the ACC, the MAR, the PC, the IR CU, the ROM, RAM, ALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.58mb
    • 提供者:
  1. anti_tb

    0下载:
  2. VHDL - SUMATOR CU GENERARE TRANSP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.1kb
    • 提供者:Alex Sicoe
  1. cpu2

    0下载:
  2. 实现简单的CPU系统,包括ALU,MAR,MBR,PC,IR,CU,BR等模块,可以实现简单的指令,如加减乘,逻辑/循环移位,与或非等-Achieve a simple CPU system, including the ALU, MAR, MBR, PC, IR, CU, BR and other modules, you can achieve a simple instruction, such as addition and subtraction multiplication, log
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.72mb
    • 提供者:刘毅
  1. IO地址2

    0下载:
  2. DFBTRBTFB DSGSERBDFB(EFEDBFBTNGHNFNBRBBFDNHGNFB)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:6kb
    • 提供者:xhl81
搜珍网 www.dssz.com