搜索资源列表
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
SPIsend.rar
- Verilog HDL的程式，上網找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！,Verilog HDL programs, Internet find SPI program, vspi.v this very useful progra
123654vhaing
- 八音自动播放电子琴设计 vhdl源码，文件内有具体注释 [VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9- -Octave electronic keyboard play aut
second7-02
- 在quartusII环境下采用对编解码芯片HD6408和HD6409驱动的方式实现曼彻斯特编解码-Environment in quartusII codec chip used on the HD6408 and HD6409-driven way to achieve encoding and decoding of Manchester
nptel-cad1-02
- Verilog notes - Part 2 from IIT M-Verilog notes- Part 2 from IIT M
02.V4_lab
- 使用于xilinx的virtex4的实验，开发环境是ise8.2,其中包含点阵实验，键盘实验，已经，rtc-Xilinx the virtex4 used in the experiment, the development environment is ise8.2, including lattice experiments, experimental keyboard has, rtc, etc.
fsm_mo10counter
- 模十计数器，状态机，用状态机控制计数器，00为保持，01为加1计数，02为+2计数-module10 counter
wishbone_i2c_master
- 本帖最后由 NovaCao 于 1-18-2009 18:02 编辑 使用Quartus II进行仿真 QQ：44425312 QQ群：50585234（群名称：FPGA4u） gtalk：fpgaforu@gmail.com 网站：www.fpga4u.com 淘宝网店：http://shop34914329.taobao.com/ 我们以一个计
iic.cx
- 本帖最后由 NovaCao 于 1-18-2009 18:02 编辑 使用Quartus II进行仿真 QQ：44425312 QQ群：50585234（群名称：FPGA4u） gtalk：fpgaforu@gmail.com 网站：www.fpga4u.com 淘宝网店：http://shop34914329.taobao.com/ 我们以一个计
sdram
- 通过 UART 读写 SDRAM verilog 源代码 通过 UART 的接口发送命令来读写 SDRAM 命令格式如下： 00 02 0011 1111 2222 00： 写数据 02： 写个数 0011： 写地址 1111 2222： 写数据， 是 16 bit， 每写完一个数据，向串口发送 FF 回应； 输出： FF FF 01 03 0044 01: 读sdram 03： 读的个数 0044: 读的地址 输出： xxxx xx
honglvdeng
- Verilog HDL作为一种规范的硬件描述语言,被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持,可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6.02和ModelSim5.6完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的交通灯控制系统中。-Verilog HDL as a standard hardware
SMY01-02
- SMY01 02信号发生器使用手册说明,对于开发人员来说很有好的
liushuideng
- 使用System Generator建立一个Xilinx FPGASpartan6的流水灯实验。这个博客上有详细的说明。 http://www.openhw.org/wenlong0601/blog/12-02/238496_e3f50.html-Using System Generator to create a Xilinx Spartan6 light water experiment. Are described in detail on this blog. http://www.
uart_led
- 9600波特率控制小灯 01,02各亮一个，03全亮，其他不亮。-9600 baud rate control of small01,02 each on a bright,03, other is not bright.
02-NEC_1999_B
- 数字有效值电压表（1999年B题）,本例程的rst(复位)键位于拨码开关的第1位(最右边),高电平有效。-Digital rms voltmeter Problem B (1999), the routine rst (reset) button is located in one of the DIP switch (far right), active high.
Embedded-Systems_VHDL
- Digital Design An Embedded Systems Approach Using VHDL Peter J Ashenden The source code for the examples is available in the following ZIP archives, one per chapter. There is also an archive containing source code for the Gumnut core, descri
02.7Seg_Nexys3
- 内容是基于FPGA的VHDL和verilog程序的编写，有助于初学者的学习-The content is based on the FPGA VHDL and Verilog program written to help beginners learning
02.PmodDA2
- DAC转换器状态机 基于xilinx FPGA-The DAC converter state machine is based on the xilinx FPGA
03~chapter-02-dft
- Slides from book "VLSI Test principles"
counter60
- 利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0与（LD7~LD0）上显示。-Experimental plate to achieve mode 60 counts, namely 00-01-02-03-04- ... 59-00-01 ... AN1 ~ AN0 Basys2 experiment board with (LD7 ~ LD0).