CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 1001

搜索资源列表

  1. vhdl

    0下载:
  2. 用状态机检测1001序列的vhdl代码 1001 sequence detection using the state machine vhdl code-1001 sequence detection using the state machine vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:647byte
    • 提供者:于丁
  1. ALU1

    0下载:
  2. ALU 指令格式(16位) op DR SR fun 0--3 4—7 8--11 12--15           指令类 OP码 指令 FUN 功能描述 控制 0000  NOP 0000 空指令 HLT 0001 停机 有条件跳转 0010  JZ 0000 Z=1,跳转 JC 0001 C=1,跳转 JNC 0010 C=0,跳转 JNZ 0100 Z=0,跳转 Jump 0101 无条件跳转 LOAD 001
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.05kb
    • 提供者:翟志强
  1. z

    0下载:
  2. 描述 Sramoc ( K , M ) 表示用数字0、1、2…、K-1组成的自然数中能被M整除的最小数。给定 K、M,求Sramoc ( K,M )。例如 K=2,M=7的时候,Sramoc( 2 , 7 ) = 1001。 输入 第一行为两个整数K、M满足2<=K<=10、1<=M<=1000。 输出 输出Sramoc(K,M)。 样例输入 2 7 样例输出 1001-Descr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.48kb
    • 提供者:z
  1. vhdl

    0下载:
  2. 数码管现实bcd码的解码过程,0000-1001用数码管现实译码结果-Bcd nixie tube reality code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.58kb
    • 提供者:taoli
  1. Phoenix2

    0下载:
  2. 用VHDL设计一个双进程状态机, 状态0时如果输入“10”则转化为另一状态,否则输出‘1001’; 状态1时如果输入“11”则转化为下一状态,否则输出‘0101’; 状态2市如果输入“01”则转化为下一状态,否则输出‘1100’; 状态3时如果输入“00”则转化为状态0,否则输出'0010'; 复位状态为0-conditional machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:326.7kb
    • 提供者:童超
  1. 哈夫曼编码器设计实验报告

    2下载:
  2. 要求对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。 ①组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。 ②输入数据序列的长度为256。 ③先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。(Design a 1MHz FIR low pass filter. Huffman coding is required for a section of data sequence to m
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-12-04
    • 文件大小:178kb
    • 提供者:羊羊驼
搜珍网 www.dssz.com