CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 13

搜索资源列表

  1. ADD_SUB

    1下载:
  2. 11,13,16位超前进位加法器的Verilog HDL源代码。-11,13,16-CLA for the Verilog HDL source code.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.02kb
    • 提供者:周金喜
  1. A8251

    0下载:
  2. 8251 端口初始化 包含定义13个输入端口和9个输出端口-8251 port initialization definition includes 13 input ports and output ports 9
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.58kb
    • 提供者:孤独王子
  1. FIR31

    0下载:
  2. 设计一个线性相位FIR滤波器(31阶) 输入8位,输出8位,H(n)={1,2,0,-2,-2,1,6,6,-1,-13,-21,-11,22,69,111,128,111,……2,1} H(n)具有对称性。 输入信号范围 [±99,0,0,0, ±70,0,0,0, ±99,0,0,0, ±70,…]
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.52mb
    • 提供者:陈金立
  1. 8LEDverilog

    0下载:
  2. //led.v /*------------------------------------- LED显示模块:led(CLK,AF,ADDR,DATA) 功能: 显示 注意事项: 8位LED 参数: CLK:扫妙时钟输入,推荐1kHz AF:数码管输出,a~h ADDR:数码管选择位数出,0~2 DATA:显示数据输入0~9999 9999 编写人: 黄道斌 编写日期: 2006/07/13 ----------------
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.71kb
    • 提供者:黄道斌
  1. KEY12

    0下载:
  2. 13键键盘的VHDL顶层文件,我是初学着,希望对初学者有用-13 key keyboard VHDL top-level document, I was a novice with the hope that useful for beginners
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.19kb
    • 提供者:相耀
  1. VerilogHDLchinapub

    0下载:
  2. Verilog HDL硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型化.PDF 08行为建模.PDF 09结构建模.PDF 10其它论题.PDF 11验证.PDF 12建模实例.PDF 13语法参考.PDF-Verilog HDL Hardware Descr iption Language Introduction 01. P
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.61mb
    • 提供者:
  1. ScanKb

    0下载:
  2. 共阳极连接的键盘扫描程序 PC5 PC4 PC3 PC2 PC1 PC0 PC10 0 1 2 3 17 18 PC9 4 5 6 7 19 20 PC8 8 9 10 11 21 22 PC7 12 13 14 15 23 24 PC6 16 25 -total anodic bonding keyboard scanning procedures PC5 PC4 PC3 advection The position PC0 PC10 0 1 2 3 17 1
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.45kb
    • 提供者:zheng
  1. fir

    0下载:
  2. 完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为16阶,抽头系数分别为h[0]=h[15]=0000,h[1]=h[14]=0065,h[2]=h[13]=018F,h[3]=h[12]=035A,h[4]=h[11]=0579,h[5]=h[10]=078E,h[6]=h[9]=0935,h[7]=h[8]=0A1F。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.01kb
    • 提供者:xl
  1. firfilter

    0下载:
  2. 实现一个FIR滤波器,基于直接型型算法 输入数据宽度:8位 输出数据宽度:16位 阶数:16阶 滤波器经转换后(右移16位)的特征参数为: h[0]=h[15]=0000 h[1]=h[14]=0065 h[2]=h[13]=018F h[3]=h[12]=035A h[4]=h[11]=0579 h[5]=h[10]=078E h[6]=h[9]=0935 h[7]=h[8]=0A1F
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:1.57mb
    • 提供者:Eric
  1. firfilter_da

    0下载:
  2. 分布式算法在实现乘加功能时,是通过将各输入数据的每一对应位产生的部分积预先进行相加形成相应的部分积,然后再对各个部分积累加形成最终结果的,而传统算法是等到所有乘积已经产生之后再来相加完成乘加运算的。与传统串行算法相比,分布式算法可极大地减少硬件电路的规模,提高电路的执行速度。 实现一个FIR滤波器,基于分布式算法 输入数据宽度:8位 输出数据宽度:16位 阶数:16阶 滤波器经转换后(右移16位)的特征参数为: h[0]=h[15]=0000 h[1]=h[14]=
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:1.95mb
    • 提供者:Eric
  1. vhdl

    0下载:
  2. vhdl课件,共13章,从概论到仿真,ppt格式
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.09mb
    • 提供者:田之秋
  1. VHDL-XILINX-EXAMPLE26

    1下载:
  2. [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.52mb
    • 提供者:fuhao
  1. mul

    0下载:
  2. 在gf(2^13)中,固定因子乘法器(基于自然基,0-128)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:45.9kb
    • 提供者:张凯斌
  1. fenpin1

    0下载:
  2. VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、16、19、22、27时进行9分频,其他时为8分频;为使占空比尽量接近50%,需要在每一个8或9分频中设定一下输出几个时钟的0和1。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.05kb
    • 提供者:wx
  1. verilogCourseware1-13

    0下载:
  2. 北京大学微电子系verilog课件教程,对初学者很有帮助的
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1mb
    • 提供者:石小磊
  1. eetop.cn_licgen_ise_13.1

    0下载:
  2. this the license genarator for xilinx ISE DESIGN SUIT 13.1 -this is the license genarator for xilinx ISE DESIGN SUIT 13.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:285.91kb
    • 提供者:raghul
  1. Chapter11-13

    0下载:
  2. 第十一章到第十三章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.85mb
    • 提供者:xiao
  1. 13.SeqCktTiming

    0下载:
  2. Sequential timing of digital circuits, timing analysis basics.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-26
    • 文件大小:1.51mb
    • 提供者:Vbhat
  1. 13-v-12-A-P-photo

    0下载:
  2. switching power supplay 220 to 13.3 volt 12.5 A fscq1565rt-switching power supplay 220 to 13.3 volt 12.5 A fscq1565rt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:454.25kb
    • 提供者:MOHAMMD
  1. Quartus-II-13.1-and-Verilog

    1下载:
  2. Quartus II 13.1的安装破解及第一个Verilog 程序的实现。-Quartus II 13.1 installation and the first to achieve break Verilog program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-21
    • 文件大小:3.39mb
    • 提供者:xiaoqiao
« 12 3 4 5 6 »
搜珍网 www.dssz.com