CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 6

搜索资源列表

  1. FPGA-CPLD_DesignTool(5-6)

    0下载:
  2. FPGA-CPLD_DesignTool(example5-6),需要的朋友可以下载-FPGA-CPLD_DesignTool (example5-6), a friend in need can be downloaded
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:368.93kb
    • 提供者:陈磊
  1. 6-portRegisterFile

    0下载:
  2. 6端口寄存器IP内核VHDL源代码,所需的开发环境是QUARTUS II 6.0。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:28.74kb
    • 提供者:周华茂
  1. Xilinx spartan 6 DDR 测试源代码

    2下载:
  2. Xilinx FPGA Spartan 6 上可运行的软核microblaze以及外设DDR, SPI,UART等测试代码
  3. 所属分类:VHDL编程

    • 发布日期:2011-09-22
    • 文件大小:17.62mb
    • 提供者:jameszhou9019
  1. eetop.cn_Crack_Modelsim.SE.6.6

    0下载:
  2. Modelsim 6.6c keygen
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-22
    • 文件大小:651.81kb
    • 提供者:王京
  1. Synplify.Premier.v9.6.2.with.I

    0下载:
  2. Synplify.Premier.v9.6.2.with.Identify.3.0.2 crack,Synplify.Premier.v9.6.2.with.Identify.3.0.2 crack
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:13.04kb
    • 提供者:陈磊
  1. 半整数分频器的实现(verilog)

    0下载:
  2. 半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!,fen pin qi
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-24
    • 文件大小:67.35kb
    • 提供者:吕双
  1. modelsim_6.3f_6.4b_6.5_crck.ra

    1下载:
  2. 目前这个生成的key在modelsim se 6.3f 6.4b 6.5测试没问题。因为这几个版本是我逐步升级的,应该说从6.3f~6.5的都可以用。测试环境为windows xp sp3. vista没有测试。按理说是一样的。使用过程中遇到的一些问题的解决办法关于key里面生成中文字符的情况产生原因是,windows当前用户名和主机名是中文,修改之后重新生成一次。在安装的时候要设置环境变量LM_LICENSE_FILE,指向lincense的的路径和文件名。需要在cmd下使用modelsim的
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:301.41kb
    • 提供者:yanghong
  1. keygen

    0下载:
  2. modelsim se 6.2b版本的keygen.exe-modelsim se 6.2b keygen.exe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:181.99kb
    • 提供者:黄生
  1. Crack_modelsim_6.1g-6.3d

    0下载:
  2. modelsim的学习和使用已经源代码,对读者很有帮助,如何使用modelsim builder-modelsim builder,very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:305.55kb
    • 提供者:
  1. spartan6

    2下载:
  2. xilinx spartan-6 fpga原理图,包括电源部分,外接ddr2等功能 -xilinx spartan-6 fpga schematics, including power supply, external features such as ddr2
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:304.13kb
    • 提供者:刘一平
  1. Mentorkg_2010

    1下载:
  2. Modelsim 6.6 破解,Windows & Linux通用-Modelsim 6.6 crack, can be used for Windows/Linux edition.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:951kb
    • 提供者:原子
  1. modelsim-win32-6.5-se_Crack

    0下载:
  2. modelsim-win32-6.5-se 解破文件。 功能全。可以用到2020年。可以用于VHDL,VERILOG, system C 等模拟及混合模拟。-modelsim-win32-6.5-se solutions broken files. full loaded. expired in 2020.. Can be used for VHDL, VERILOG, system C simulation and mixed simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:858.87kb
    • 提供者:lisi
  1. Model_sim_6.6se_crack

    0下载:
  2. modelsim破解文件,这个找到的.需要大家一起用吧.-modelsim 6.6 crack
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:858.47kb
    • 提供者:wangfei
  1. xlx_s6_lx150t_dev-sch-revc032510

    3下载:
  2. avnet Spartan-6开发板原理图-avnet Spartan-6 development board schematics
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:1.02mb
    • 提供者:包宰
  1. modelsim_crack

    0下载:
  2. ModelSim破解文件,本人实验通过(6.2K),没有问题,可以使用,内含使用说明-modelsim crack file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:150.85kb
    • 提供者:xibiren
  1. xtp051_sp601_schematics

    0下载:
  2. Xilinx公司最新的Spartan 6系列FPGA所用的开发板电路图,详尽包括了电源、IO、外设、USB等部分的内容,极具有参考价值,另外还有一个USB芯片 68013所使用的HEX文件可供下载-Xilinx' s new Spartan 6 Series FPGA development board used in circuit detail, including the power, IO, peripherals, USB and some other content, most
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:304.15kb
    • 提供者:Frank
  1. source3-6

    0下载:
  2. verilog hdl教程135例:verilog hdl语言类似于C语言,便于学习。本文档带有源代码,3-6章-Verilog HDL 135 cases Guide : Verilog HDL language similar to the C language, to facilitate learning. This document with the source code, 3-6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:12.31kb
    • 提供者:余月森
  1. husw

    0下载:
  2. 用VHDL语言设计维特比 解码器 是VHDL原代码用ModelSim XE III 6.3c软件实现仿真-Language Design with VHDL Viterbi decoder is the VHDL source code with ModelSim XE III 6.3c software simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1016byte
    • 提供者:hsw0320
  1. modelsim6_0_user_guide

    0下载:
  2. Modelsim 6.0 中文版使用教程,从安装到使用,图文详解介绍,适合初学者学习-Modelsim 6.0 Chinese version of the use of tutorials, from installation to use, including picture introduction, suitable for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:379.35kb
    • 提供者:张永杰
  1. Clocking-resources-Spartan-6

    1下载:
  2. CLOCK RESOURCES FOR SPARTAN 6 LX150T.
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:1.58mb
    • 提供者:asilar
« 12 3 4 5 6 7 8 9 10 ... 34 »
搜珍网 www.dssz.com