CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - ID

搜索资源列表

  1. SELLER

    1下载:
  2. 基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数,最大9.90元,如果大于该数值,新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.73kb
    • 提供者:chenyi
  1. FDWT

    0下载:
  2. it explains the ID DWT concepts. and the codes are in VHDL and MATLAB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.77mb
    • 提供者:nishamani
  1. spartan3e_spi

    0下载:
  2. 本程序可以再spartan3e的板子上实现利用SPI协议实现对flash ID号的读取。-The program can achieve then spartan3e board SPI protocol to read flash ID number.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:464.39kb
    • 提供者:冬瓜
  1. QuartusIIhelp2

    0下载:
  2. Program: eSupport.com BIOS Agent Version 3.66 BIOS Date: 10/31/08 BIOS Type: American Megatrends BIOS ID: 64-0100-000001-00101111-103108-Cantiga-N80VC207 OEM Sign-On: BIOS Date: 10/31/08 Ver: 207-Program: eSupport.com BIOS Agent Version 3.6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:825.45kb
    • 提供者:jason deng
  1. show_numbers

    0下载:
  2. 在八位七段数码显示管上显示8位学号,要显示的学号可以在程序内改。-In the eight seven-segment digital display tube display 8 Student ID, Student ID to be displayed can be changed within the program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:237.33kb
    • 提供者:lzj
  1. id

    0下载:
  2. 用vhdl写的流水线译码阶段,绝对好用-Written in line with the vhdl decoding stage, absolutely easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:11.04kb
    • 提供者:fgs
  1. qdq

    0下载:
  2. (1)用于竞赛强大的四人抢答器 (2)抢答开始后20秒倒计,倒计结束后无人抢答显示超时 (3)能显示抢答台号 (4)系统复位后进入抢答状态,能显示犯规警报-(1) is used to contest a powerful four Responder (2) to answer in 20 seconds after the start of countdown, countdown display time-out after no one to answer in (3) ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:686.38kb
    • 提供者:
  1. HW3

    0下载:
  2. Write VHDL codes to model an 8-bit counter that counts every second. It counts from your last two digits of your student ID to your next two digits of your student ID. If the last two digits are greater than the next two digits, the counters counts d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:289.22kb
    • 提供者:XingSu
  1. text

    0下载:
  2. 如何获取网卡MAC、硬盘序列号、CPU ID-How to obtain the network card MAC, hard drive serial number, CPU ID
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.91kb
    • 提供者:daisy
  1. quartus10.0-crack

    0下载:
  2. quartus10.0破解文件#用于Quartus II 10.0 : #将sys_cpt.dll覆盖掉安装目录即可。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 10的Tools菜单下选择License Setup,下面就有NIC ID)。 #在Quartus II 10的Tools菜单下选择License Setup,然后选择License file,最后点击OK。 #注意:license文件存放
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-24
    • 文件大小:328kb
    • 提供者:geyunda
  1. ass1_2_hamming

    0下载:
  2. Hamming codes are a class of binary linear codes. They can detect up to two simultaneous bit errors, and correct single-bit errors. In particular, a single-error-correcting and double error detecting variant commonly referred to SECDED.-a) Develop a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.08mb
    • 提供者:wei chenghao
  1. hw3

    0下载:
  2. Write VHDL codes to model an 8-bit counter that counts every second. It counts from your last two digits of your student ID to your next two digits of your student ID. If the last two digits are greater than the next two digits, the counters counts d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:344.44kb
    • 提供者:vinay
  1. Vhdl1

    0下载:
  2. calculating of iD & iQ, with ia & ib in 2 s complement
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:710byte
    • 提供者:T. H. Sutikno
  1. exp2

    0下载:
  2. 在显示自己学号的同时做流水灯程序。数码管显示与流水灯显示的刷新率不同-Show their student ID at the same time doing light water programs. LED display LED display with a refresh rate of the different water
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:75.63kb
    • 提供者:
  1. I2CSearcher

    0下载:
  2. I2C Searcher for Arduino. This program is particulary usefull, if you trying to access an I2C device that you dont know the device id.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.39kb
    • 提供者:reha
  1. Four-Responder

    0下载:
  2. (1)设计用于竞赛抢答的四人抢答器; .有多路抢答,抢答台数为4; .具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; .能显示超前抢答台号并显示犯规警报; (2) 系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声想起,直至该路按键松开,显示牌显示该路抢答台号; -(1) is designed to answer in the four competition Responder . More way to an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:8.74kb
    • 提供者:薛静
  1. cfi_ctrl_latest.tar

    0下载:
  2. 很好的 wishbone转CFI FLASH接口的源码,在INTERL的FLASH上已经调试通过-CFI FLASH CORE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:40.62kb
    • 提供者:sunhuaiyi
  1. h2

    0下载:
  2. 加法器 输入信号: 输入数实部Ra,Rb,Rc,Rd,虚部Ia,Ib,Ic,Id的数据宽度均为19位;每次向加法器阵列只能送一个操作数,包括实数R(19bit)、虚部I(19bit);操作数据a、c、b、d的顺序连续送入,在加法器列中要进行串并变换。 CP脉冲。 输出信号: 输出数实部Ra’,Rb’,Rc’,Rd’,虚部Ia’,Ib’,Ic’,Id’的数据宽度均为21位。-Adder input signal: the real part of the input numbe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:23.34kb
    • 提供者:郝宁
  1. qiangdaqi

    0下载:
  2. 四人抢答器, 有4组抢答,系统开始后进入抢答状态,抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,发出报警信号;当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,显示该路抢答台号;一轮结束后按复位键将所有状态复位。-Four Responder, Responder has four groups, the system begins to enter the answer in the state, began to answer in 20 seconds af
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:349.03kb
    • 提供者:haby
  1. rom_mem

    0下载:
  2. 设计14×6 位的ROM,其结构图如图1 所示。其中,reset 为复位按钮,可以采用TEC-CA 平台上的复位脉冲,对应ACEX1K100 型号芯片的管脚ID 为83,Cyclone 的则为240;clock 为时钟脉冲源,可采用TEC-CA 平台上单脉冲按钮,对应ACEX1K100 型号芯片管脚ID 为 79,Cyclone 的则为29;dout 为ROM 单元的输出引脚。-Design 146 of the ROM, the structure shown in Figure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:107.01kb
    • 提供者:Bingo
« 12 »
搜珍网 www.dssz.com