搜索资源列表
watchgai
- 利用FPGA的V4开发板制作的电子表，采用VHDL语言编写
V4_Verilog_programming
- 这个文档是V4的verilog编程手册，齐全而实用。欢迎下载。-This document is the V4 programming verilog manual, complete and practical. Welcome to download.
qg-ifpug-fpa-v42en
- IFPUG FPA v4.2 Quick Guide
ABG_Industrial_Training-MC-v4
- Altera ABG 工业马达控制应用方案的培训-Altera ABG industrial motor control applications training
arm4
- 基于arm-v4架构，兼容ARM7指令集。附录有说明文档，希望对大家有用-Based on arm-v4 architecture, compatible with ARM7 instruction set. Appendix have documentation, we hope to be useful
arm7
- 基于arm-v4架构，兼容ARM7指令集。附录有说明文档，希望对大家有用。可以在windows上使用Debussy+modelsim的组合开发，是Verilog写的-Based on arm-v4 architecture, compatible with ARM7 instruction set. Appendix have documentation, we hope to be useful
FPGA-2C35-EDA-bochuang
- UP-CUP FPGA2C35-II型平台EDA实验v4.3； FPGA-eda部分基础常用实验代码。-UP-the CUP FPGA2C35-II platform EDA Experiment v4.3 the FPGA-eda part, the basis of the commonly used experimental code.
dot
- 在V4板上实现点阵显示,采用的是xilinx的virtex4开发板，可以跑通上面的显示程序 -V4 board dot matrix display source code
ise
- 设计微处理器基本输入输出系统，实现投票系统，通过拨码开关（SW0~SW3）输入，当BTN North (V4)键被按下时收集投票。若投票数大于或等于3票，则点亮板上的LD0，并在超级终端输出“Pass!”。若投票数小于3票，则不点亮LD0，并在超级终端输出“Lose!”-Design microprocessor basic input output system, voting system, input via DIP switch (SW0 to SW3) to collect the b
ise
- 实现两个2位二进制数的相加，两个数A和B分别对应于板子上的（SW3,SW2）和(SW1,SW0)，其中SW3，SW1为高位。BTN 设计微处理器基本输入输出系统，North (V4) 按键为运算执行键。当BTN North按下时，两数相加的结果将通过LD3~LD0显示，其中LD3为最高位，LD0为最低位。同时，超级终端上也会输出计算结果。-Design microprocessor basic input output system, the sum of two 2-bit binary nu
Virtex_4DCM
- 基于V4的DCM的动态重配置，可以实现时钟速率的动态切换-V4 DCM-based dynamic reconfiguration can be achieved dynamically switch clock rate
highspeed_96
- 高速数传QDPSK调制程序，V4板子可以用-High-speed data transmission QDPSK modulation process, V4 board can be used
mingmie-V4.1
- Based on the time delay estimation of power spectrum, Based on piecewise nonlinear weight value Pso algorithm, Machine learning routines.