CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - asc

搜索资源列表

  1. ASCII-to-HEX.ASCII码转十六进制数

    0下载:
  2. labview程序:ASCII码转十六进制数,非常实用的程序,labview procedures: ASCII code to hexadecimal number, a very useful procedure
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-22
    • 文件大小:7.43kb
    • 提供者:辛方
  1. UART

    0下载:
  2. AVR单片机串口程序 很好用的串口程序,可以发送16进制和ASC-AVR RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.42kb
    • 提供者:张健
  1. PS2KEYBOARD

    0下载:
  2. 通过PS2键盘接口,实现简单的键盘到FPGA通信,将按键ASC码显示在LED上。-this is a design of PS2keyboard based on PS2 protocol, realizing the display of the ASC code of each key on the led.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:388.12kb
    • 提供者:guocan
  1. 32bitcpu

    0下载:
  2. 用verilog写的32位CPU源码,通过汇编语言可以实现加减乘除左移右移等运算。并且通过Lookahead算法提高了运算效率,大大节省了运算时间。通过ASC流程可以模拟出其内部电路结构。代码,过程文件,readme在文件夹中-Written by 32-bit CPU verilog source code, assembly language can be achieved through the addition, subtraction and other operations righ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:12.9mb
    • 提供者:杨岩
  1. VHDLshixianCPU2

    0下载:
  2. vhdl实现cpu用verilog写的8位CPU源码,通过汇编语言可以实现加减乘左移右移等运算。并通过ASC流程可以模拟出其内部电路结构。代码,截图,readme在文件夹中-With 8-bit CPU to write verilog source code, assembly language can be achieved through the addition, subtraction and other operations right left. ASC process throu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:51.63kb
    • 提供者:张梦
  1. proj-ASC

    0下载:
  2. simple microprocessor that gives the greatest common divisor of 2 (4bit) numbers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.31mb
    • 提供者:octo
搜珍网 www.dssz.com