CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - del

搜索资源列表

  1. delay.rar

    0下载：
  2. 用vhdl的状态机实现精确的1us的延时程序,VHDL state machine used to achieve precise 1us delay procedures

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-23
    • 文件大小：1015byte
    • 提供者：yim

  1. messageschedule

    0下载：
  2. Para calcular las palabras de cada ronda del algoritmo SHA

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-08
    • 文件大小：742byte
    • 提供者：Iab

  1. Buffer8x32

    0下载：
  2. Para controlar el flujo del algoritmo SHA

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-11
    • 文件大小：554byte
    • 提供者：Iab

  1. CH_Function

    0下载：
  2. Para calcular la funcion CH del algoritmo SHA

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-10
    • 文件大小：606byte
    • 提供者：Iab

  1. MAJ_Function

    0下载：
  2. Para calcular la funcion MAJ del algoritmo SHA

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-29
    • 文件大小：604byte
    • 提供者：Iab

  1. unidadcontrol

    0下载：
  2. Para la unidad de control del algoritmo SHA

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-11
    • 文件大小：882byte
    • 提供者：Iab

  1. Practica-3

    0下载：
  2. Traducción de texto o de páginas web Quizás quisiste decir: descripcion de codigo en fpga para desplegar caracteres en lcd Escribe texto o la dirección de un sitio web, o bien, traduce un documento. Cancelar traducción del españ ol al ing

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-24
    • 文件大小：4.45kb
    • 提供者：Jacob

  1. pprobar

    0下载：
  2. ES A PRACRICA 2 DEL LABORATORIO DE DIGITAL

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-24
    • 文件大小：10.87kb
    • 提供者：edgar
搜珍网 www.dssz.com