CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - seed

搜索资源列表

  1. crc16_ccitt

    1下载:
  2. crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.17kb
    • 提供者:樊文杰
  1. SEED-XDTK_MBoard_v4.0

    0下载:
  2. 合众大公司XILINX_V4实验箱原理图-United XILINX_V4 large companies schematic experimental box
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.17mb
    • 提供者:nga
  1. FPGAlearningmaterials

    0下载:
  2. 大量FPGA学习资料的种子,在此分享了,小弟是呕心呕血拉-A large number of FPGA seed learning materials, to share in this, the boy is pulling hematemesis nausea
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:36.32kb
    • 提供者:叶建勋
  1. dot

    0下载:
  2. 在和众达SEED-XDTK平台上,基于XC4Vsx25的点阵驱动程序。-In and Jones SEED-XDTK platform, based on the lattice XC4Vsx25 driver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:836.33kb
    • 提供者:hechao
  1. lcd

    0下载:
  2. 在和众达SEED-XDTK平台上,基于XC4Vsx25的液晶驱动程序。-In and Jones SEED-XDTK platform, based on XC4Vsx25 liquid crystal driver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:761.48kb
    • 提供者:hechao
  1. key

    0下载:
  2. 在和众达SEED-XDTK平台上,基于XC4Vsx25的按键扫描驱动程序。-In and Jones SEED-XDTK platform, based on the key scan XC4Vsx25 driver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:501.21kb
    • 提供者:hechao
  1. parall_ad_da

    0下载:
  2. 在和众达SEED—XDTK平台上,基于XC4VSX25的 平行模数,数模转换程序-In and Jones SEED-XDTK platform, based on the parallel XC4VSX25 modulus, digital-analog conversion process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:800.51kb
    • 提供者:hechao
  1. SEED-FEM025

    1下载:
  2. 合纵达FPGA开发板,原理图V-4系列,包括powerpc-fpga
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-20
    • 文件大小:2.06mb
    • 提供者:杨光
  1. Verilogexample

    0下载:
  2. verilog example 1.NAND Latch To Be Simulated.2.A 16-Bit Counter.3.A D-Type Edge-Triggered Flip Flop.4.A Clock For the Counter.5.The Top-Level Module of the Counter.6.The Counter Module Described With Behavioral Statements.7.Top Level of the Fibonacci
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:30.46kb
    • 提供者:vkiy
  1. kcmodify

    0下载:
  2. seed encrytion algorithm written by verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:180.38kb
    • 提供者:ParkBJ
  1. SEED-DEC28335v-1.4

    0下载:
  2. SEED-DEC28335v1.4中文版说明书-SEED-DEC28335v1. 4 Chinese instruction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:433.24kb
    • 提供者:shenji
  1. SEED-XDS560PLUS

    0下载:
  2. SEED-XDS560PLUS仿真器安装、使用指南-SEED-XDS560PLUS simulators installation, use guide
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.13mb
    • 提供者:shenji
  1. sm

    0下载:
  2. 基于xc4vsx25芯片而开发的verilog语言程序,实现按键输入数字密码并显示于数码管上的功能。程序均已通过调试试验,可于SEED-XDTK_V4实验箱上实现。-Verilog language program developed based xc4vsx25 chip key input digital password displayed on the digital tube on the function. Procedures are debugging test in SEED-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:4.42kb
    • 提供者:徐世超
  1. led

    0下载:
  2. 基于xc4vsx25芯片的verilog语言程序,用于实现流水灯功能,包含源程序代码及管脚设置文件,本程序均通过调试,可于SEED-XDTK_V4实验箱上实现。-Verilog language program based on xc4vsx25 chips for light water features, including source code and pin settings file, the proceedings were conducted by debugging can b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:1.13kb
    • 提供者:徐世超
搜珍网 www.dssz.com