搜索资源列表
MatlabWork0
- vhdl 初学例程，对于初学者有很大的参考价值哦-VHDL beginner routines for beginners have great reference value oh
EDA_miaobiao
- 《数字电路EDA入门－VHDL程序实例》---数字秒表程序例子-"digital circuit EDA portal-VHDL program examples" -- digital stopwatch procedures example
pn_generator
- PN码发生器的matlab程序，对于写vhdl代码有很重要得参考价值
dsss
- DSSS直扩解调的一个matlab程序，对于写一个vhdl代码有很大帮助
Application_in_FPGA_design_of_Matlab_simulink
- 分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点， 然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模 型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim 中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 计方法。
Matlab_butterfilter
- 基于matlab的低通滤波器代码，可以自动生成VHDL源代码
FractionalPLLDesign
- 是关于sigma delta PLL设计的详细论文，论文中有具体的设计细节，并在附录中有相应的matlab、vhdl code
高斯滤波器 matlab toolbox
- 高斯滤波器 matlab toolbox For GMMs and Gaussian kernels,Gaussian filter matlab toolboxFor GMMs and Gaussian kernels
PN_Generator.rar
- 用Verilog编写的一个简单的产生伪随机序列的代码（m序列），比较实用。,Verilog prepared with the emergence of a simple pseudo-random code sequence (m sequence), more practical.
BLAST_QR1.rar
- MIMO系统采用QR检测算法的MATLAT仿真程序,mimo qr
ddc.rar
- 数字下变频器的matlab实现，一定的设计指标，可以用来知道vhdl程序设计,Digital Down Converter for matlab realized, certain design specifications that can be used to know VHDL Programming
fft
- fft代码,采用蝶形算法,包括C,matlab和verilog代码-fft code, using butterfly algorithm, including C, matlab and Verilog code
MTI
- 雷达系统中MTI归一化幅度响应的MATLAB算法仿真。-MTI simulation for radar signal process it is good。
DESHTM
- 用VHDL语言实现了DES加密算法，其中包含了测试程序，能够进行仿真。-Using VHDL language implementation of the DES encryption algorithm, which contains the test procedures can be simulated.
CDMACoax
- this a mix file.in this cdma vhdl ,simulink file included-this is a mix file.in this cdma vhdl ,simulink file included
cpu
- 用全加器设计8位运算器逻辑电路图 2、根据逻辑电路用 VHDL编程实现 3、调试编译通过后，仿真 -this file can help you learn the design of cpu
BCH_HDL_ENCODER
- Syntetizable source code of VHDL BCH(1023,1013) encoder. This scheme used by DTMB standart and produce ten redundancy bit on 125 cycles because bus width of 8 bits.
Exercicio-ULA-VHDL
- Exercise ULA (arithmetic logic unit) in VHDL
8.9 ASK调制与解调VHDL程序及仿真
- ASK调制VHDL程序及仿真，功能：基于VHDL硬件描述语言，对基带信号进行ASK振幅调制(ASK modulation VHDL program and simulation, function: Based on the VHDL hardware descr iption language, the baseband signal is ASK amplitude modulation)
8.10 FSK调制与解调VHDL程序及仿真
- FSK调制与解调VHDL程序及仿真，功能：基于VHDL硬件描述语言，对基带信号进行FSK调制(FSK modulation and demodulation VHDL program and simulation, function: Based on the VHDL hardware descr iption language, the baseband signal is modulated by FSK)