搜索资源列表
PLLL
- Its a PLL in simulink.
smart
- 智能 全数字锁相环的设计 -smart all digital PLL design , very good
digital_pll
- 传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据由于数字电子技术的迅速发展，尤其是数字计算和信号处理技术在多媒体、自动化、仪器仪表、通讯等领域的广泛应用，用数字电路处理模拟信号的情况日益普遍。所以模拟信号数字化是信息技术的发展趋势，而数字锁相环在其中扮演着重要角色。-Conventional digital PLL system is to have a low-pass characteristics by using the loop filter to o
pll
- freescale单片机PLL功能的应用，实现小灯的闪烁-freescale MCU PLL enabled applications, flashes of small lights
zarlink_ZL30122_APR_06
- zarlink_ZL30122_APR_06 P-zarlink_ZL30122_APR_06 PLL
suoxiangqi
- 锁相鉴频器的课程设计方法，主要讲述锁相鉴频器的原理及各个位置的数值计算。-PLL frequency discriminator method of course design, mainly about the principle of phase-locked frequency discriminator, and each position calculated.
Costas
- 介绍组成数字Costas环的锁相环和锁频环的应用-Describes the composition of digital Costas loop PLL and the locking ring in
zhuomian
- 关于锁相环的设计，以及压控振荡器的设计，对于射频研究人员来说是一篇较好的资料。-about pll design
LC72131
- Datasheet PLL LC72131
me-lift-f
- MOTOROLA CPU me-lift-f经济型微机电梯控制系统用户手册主控制器采用性能优良稳定的美国MOTOROLA 公司的CPU，系统更可 靠。 MOTOROLA 的CPU 在工业控制领域占有重要地位，是世界上嵌入式处 理器最大的供货商，广泛应用于工业控制、汽车电子、消费电子的各个领域。 MOTOROLA CPU 内部集成看门狗电路,具有极强的抗干扰性能。 采用锁相环技术，能降低 CPU 外部频率，增强干扰能力。-MOTOROLA CPU me-lift-f che
inipll
- 在锁相环时钟频率切换过程中，只有当锁相环稳定后CPU才会切换到新的PLL设置。因此在设置完PLLCR后需要等待PLL稳定。PLL的切换时间大约等于131072个输入时钟周期。 -The PLL clock frequency switching process only when the phase-locked loop stable CPU will switch to the new PLL settings. After setting PLLCR need to wait for t
05386026
- In a series of papers in recent years new structures for coherent M-PSK (M-ary Phase Shift Keying) receivers were suggested. These include structures for carrier phase detectors for the carrier PLL (Phase Lock Loop), carrier PLL lock dete
pll
- Phase lock loop presentation
PLL
- PLL CODE 3 CLOCK DOMAIN