查看会员资料
用 户 名:赵***
发送消息- Email:用户隐藏
- Icq/MSN:
- 电话号码:
- Homepage:
- 会员简介:
最新会员发布资源
complier-time-in-synthesis
- fpga综合是一件极其耗费时间的工作,很多设计经常要花费几个小时才能完成synthesise,这个教程则从基本设计上讲解一些缩减综合时间的方法论-fpga synthesis is an extremely time-consuming work, a lot of design often take several hours to complete synthesise, this tutorial explain some reduction the integration time o