文件名称:complier-time-in-synthesis
-
所属分类:
- 标签属性:
- 上传时间:2015-10-22
-
文件大小:347.53kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
fpga综合是一件极其耗费时间的工作,很多设计经常要花费几个小时才能完成synthesise,这个教程则从基本设计上讲解一些缩减综合时间的方法论-fpga synthesis is an extremely time-consuming work, a lot of design often take several hours to complete synthesise, this tutorial explain some reduction the integration time on the basic design methodology
(系统自动生成,下载前可以参看下载内容)
下载文件列表
DESIGN~1.PPT
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.