搜索资源列表
DDR SDRAM控制器的VHDL代码已经测试
- DDR SDRAM控制器的VHDL代码已经测试
DDR内存接口VC源程序IP核
- 很难看到的 DDR内存接口VC源程序IP核 ！ 各大公司用它卖钱的哦！
Hardware_and_Layout_Design_Considerations_for_DDR_
- DDR SDRAM接口的硬件和布线设计指南。DDR SDRAM的传输速度越来越高，对走线的要求也越来越高。-DDR SDRAM HARDWARE LAYOUT DESIGN
ddr_sdram_controller
- DDR SDRAM Controller design
DDR_rev0.2
- DDR memory interface for PNX8935, PNX8932, PNX8335, PNX8332
TimeOutCounter
- 用于FPGA内部计数辅助DDR操作，便于开发-TimeOut Counter
SSTL_1V8_JESD8-15A
- ddr接口电气标准，jdec sstl_3，pdf文档-jdec sstl 3.3v spec